Arch: new

Все теоритические билеты по Архитектуре ЭВМ в основном были написаны,
кроме: 8.4; 13.4; 14.4; 15.4. Задачи будут позже.

2 курс/1 семестр/Архитектура ЭВМ/Лекции/4 билет/1.md

@@ -0,0 +1,11 @@
+#### Определение ISA
+
+ISA определяет вычислительную систему с точки зрения программиста, т.е. функциональную структуру и принципиальное поведение, независимо от организации потоков данных, схем управляющей логики и физической реализации.
+
+**К ISA относятся:**
+1. Тип данных, способ кодирования.
+2. Организация программируемых мест хранения.
+3. Набор допустимых инструкций.
+4. Режимы адресации и доступ к элементам данных и инструкциям.
+5. Формат инструкций.
+6. Условия возникновения исключений.

2 курс/1 семестр/Архитектура ЭВМ/Лекции/4 билет/2.md

@@ -0,0 +1,14 @@
+#### Архитектуры, использующие различные программируемые места хранения
+
+1. **Машины Memory-To-Memory**
+   - Операнды выбираются из памяти и результат сохраняется в памяти для любой инструкции, требующей операнды.
+   - В тракте данных CPU (datapath) регистры не используются.
+
+2. **1-адресные машины (аккумулятор)**
+   - Один локальный регистр CPU (аккумулятор) используется как источник одного из операндов и приемник результата.
+
+3. **0-адресные машины**
+   - Внутри CPU стек регистров.
+
+4. **Машины с регистрами общего назначения (General Purpose Register, GPR)**
+   - Тракт данных CPU содержит несколько регистров общего назначения, которые можно использовать как место хранения операндов или результата.

2 курс/1 семестр/Архитектура ЭВМ/Лекции/4 билет/3.md

@@ -0,0 +1,30 @@
+#### Режимы адресации
+
+1. **Регистровый**
+   - ADD R1, R2, R1.
+
+2. **Прямой**
+   - MOV 15, R1.
+   - ADD R1, #3, R1.
+
+3. **Абсолютный**
+   - ADD R1, [1001], R1.
+
+4. **Косвенный**
+   - ADD R1, [R2], R1.
+
+5. **Со смещением**
+   - ADD R1, [10+R2], R1.
+
+6. **Индексный**
+   - ADD R1, [R2+R3], R1.
+
+7. **Косвенный в памяти**
+   - ADD R1, [[R2]], R1.
+
+8. **Автоинкремент, автодекремент**
+   - ADD R1, [R2++], R1.
+   - ADD R1, [R2--], R1.
+
+9. **С масштабированием**
+   - ADD R1, [8+R2(R3)], R1.

2 курс/1 семестр/Архитектура ЭВМ/Лекции/4 билет/4.md

@@ -0,0 +1,7 @@
+#### Архитектуры Load-Store/Register-To-Register
+
+**Системы Load-Store/Register-To-Register**
+- Машины с GPR, в которых только инструкции перемещения данных (load, store) могут получать операнды из памяти и сохранять в нее результаты.
+- Упрощает архитектуру CPU.
+- Регистры быстрее, чем память.
+- Компилятору проще использовать регистры.